AGF-230(T)

# Reference 5

⑬日本国特許庁(JP)

**①特許出願公開** 

# ◎公開特許公報(A) 平1-204435

®Int. Cl.⁴

, ·

識別記号

庁内整理番号

每公開 平成1年(1989)8月17日

H 01 L 21/316

S-6708-5F M-6708-5F

C-6708-5F <u>×</u>

審査請求 未請求 請求項の数 9 (全13頁)

②特 顕 昭63-320802

②出 願 昭63(1988)12月21日

優先権主張 @1987年12月28日 @米園(US) @138633

**@発明者 レイモンド エイチ アメ** 

アメリカ合衆国,18052ペンシルバニア,ホワイトホー

ドクラン

ル, ベルビュー ドライブ 1941,

**2**分発 明 者 エドワード ボール

アメリカ合衆国, 18017ペンシルパニア, ベツレヘム, グリーンウツドアベニユー 439

マーテイン ジユニア アメリカン テレフオ

アメリカ合衆国,10022 ニユーヨーク,ニユーヨーク,

ン アンド テレグラ

マデイソン アヴエニユー 550

フ カムパニー

個代 理 人 弁理士 三俣 弘文

最終頁に続く

顫

の出 .

#### 明知普

1.発明の名称

集積回路の製造方法

- 2.特許湖水の範囲
- (!) (a) 基板の露出表面部分に第1の酸化物層を成長させる工程、前記第1の酸化物層は欠陥構造を含み;
- (b)前記第1の酸化物圏上に鋳電体圏を形成する工程、前記鋳電体圏は酸化種に対して透過性の組成物からなり、蔚記誘電体圏は欠路構造を含み、前記第1の酸化物圏と前記誘電体圏との二重圏構造はこれらの圏の間に個成される界面を含むことからなる、殆ど応力のない界面が層間に形成されている、基板上に成長された薄い平面状の酸化物圏を有する集積回路の製造方法であって、

前記誘電体層および第1の酸化物層を避して酸化極を拡散させることにより前記第1の酸化物層の下部に第2の酸化物層を成長させ、前記第2の酸化物層は比较的に確い層であり、この層は前記基板と殆ど平面状の応力のない界面を形成する工

程を更に含むことを特徴とする集積回路の製造方法。(2) 前記工程(b) の実施において、前記誘電体圏の欠陥構造が工程(a) で成長された第1の酸化物の欠陥構造と不整列になるように誘電体圏を形成させることを特徴とする請求項1記載の集積回路の製造方法。

- (3) 工程(b) の誘電体層は蒸着酸化物層からなることを特徴とする調求項1または2記載の集積回路の製造方法。
- (4) 工程(b) の実施において、酸化物はチトラエトキシンラン(TEOS)を分解する減圧化学的気相成長法により生成されることを特徴とする 請求項3記載の集積回路の製造方法。
- (5) 工程(b)の蒸着の実施において、蒸着温度は約825で~750℃の範囲内であり、蒸着圧力は約150~400 alorr の範囲内であることを特徴とする諱求項4記載の集積回路の製造方法。(6) 工程(b) の実施において、跨電体層は蒸音シリコン室化物層からなり、これは完全に酸化されてシリコンオキシ窒化物を生成することを特徴

とする請求項1または2記載の集積回路の製造方 法。

・(7) 工程(b) の実施において、誘電体層は蒸着ポリシリコン層からなり、これはその後酸化されることを特徴とする請求項1または2記載の集積回路の製造方法。

(8) 工程 (c) の実施において、

(c)) 基板を約750℃の雰囲気温度に曝露し:

(c3)酸化型を含むガスを基板の周りの雰囲気中に導入し;

( c 4 ) 第2の酸化物圏の所望の厚さについて 予め規定された時間にわたって基板を酸素雰囲気 中に維持し;

(cs)酸素雰囲気を除去し、雰囲気温度を約750℃にまで降下させ;そして、

(cs)基板を冷却する;

ことからなる請求項1記載の集積回路の製造方法。

路密度(Do)および誘電体加工性を含む誘電体の品質の重要性がデバイス性能に対して高まる。 書うまでもなく、低欠路密度および誘電体加工性 は他の集積回路においても重要である。

実際、VLSI回路では誘電体圏の品質がデバイス性能を決定する主要なファクターになりつつある。ゲート電極に印加される電圧によりソースとドレイン領域との間のチャネル中の電流量をコントロールする電界効果トランジスタ(FET)の場合、電極はコンデンサを含み、また、代表的な影響体はシリコン酸化物である。ソースおびドレイン領域がn形導電層を有する場合、正のゲート電圧(VI)はチャネル中に陰磁荷を含む。ゲート電圧が関値電圧を超えると、チャネル中に電流が流れる。

理想的なFBTでは、誘電体中を電流が流れず、かつ、誘電体中に電荷を蓄えられない状態であれば、ゲート電圧を恣意的に大きくすることができる。しかし、実際には、誘電体中にトラップされた電荷を除去すると、関値電圧における電荷銃起

(9) 工程(c3) の実施において、ガス流は約2 0~55%の範囲内の酸素含有率を有することを 特徴とする請求項8記載の集積回路の製造方法。 3.発明の詳細な説明

[産業上の利用分野]

本発明は聴い酸化物領域を有する半導体集款回 路の製造方法および該方法により製造された集款 ・回路に関する。

#### [従来の技術]

集積回路の複雑性が高まるにつれて、回路内の デバイスの寸法は必然的に小さくなる。実際、集 積回路技術は急速にサブミクロンオーダーのサイ ズに近づいている。一般的に、当業者ならば電界 効果トランスタのソース。ゲートおよびドレイ ンのサイズの縮小を最初に考えるが、寸法を縮小 しなければながデバイス素子には例えばも含い ート誘電体に通常使用される誘電体膜なども含い ート誘電体に通常で用される誘電体膜などまれ も、現在は数十 n m 未満が望ましいとされて、低欠 したし、ゲート誘電体が薄くなるにつれて、

シフトにより動作が不安定となるので、電荷を除 去することはできない。このシフトは次の説明に より一層明確に理解することができる。トラップ された電荷による電圧シフトはQt/Cに比例す る。Qt はトラップされた電荷であり、Cは容量 である。酸化物膜の厚さが薄くなるにつれて電圧 シフトも減少するが、トラップされた質荷の植像 をスケーリングで一層小さな寸法にまで低下させ る必要がない。実際、電荷のトラップおよび欠陥 により誘起された絶縁破壊により薄い酸化物のス ケーリングには限界が定められる。従って、最高 のデバイス性能を得るには誘電体中の欠陥の数を 殷小にする必要がある。しかし、1983年に米 国アリゾナ州のフェニックスで開催された第21 回信頼性物理学シンポジウムの講演集の184~ 180頁にヤマベらは、シリコン酸化物膜の厚さ が20 nm未満になると、シリコン酸化物の凝厚 が薄くなるにつれて欠陥密度 (特に、ピンホール) が増大すると報告している。

少なくともSi集積回路については、シリコン

酸化物、SiO2、が最も一般的に使用されている誘電体である。シリコン酸化物膜は熱成長または蒸溜により形成することができる。シリコン酸化物膜は熱成長または蒸溜により形成することができる。シリコン酸化性の内方移動により駆動される酸化物/シリコン界面の反応を含む。従って、バルクSiO2は、バルクと表面欠陥の大路の大路の大路で推持される。表面の不過燃化は、安定なSiO2膜が形成されるのでハンドリング結合の数の減少によりバンドギャプ中の状態の数を減少させる。

蒸着フィルムは熱酸化物よりも一層急速に成長させることができるが、一般的に、蒸着フィルムの誘電体特性は熱成長酸化物膜の誘電体特性よりも劣る。例えば、蒸着酸化物は5cm-2組の高欠陥密度Do,約3MV/cmの低ブレークダウン領域Fdb及び10/2cm-2eV-/組の高界而状態密度を有するので、誘電体として使用されることはなかった。しかし、低温プラズマ化学的気相成長法によりおおむね高品質のSiO2験

が形成されることが報告された(1988年11月1日発行の応用物理学会誌、80、3138~3145頁参照)。界面トラップ密度は迅速な蒸費アニールにより減少された。その他の蒸費方法も一般的に、酸化物の密度を高めるため、および、電気的集積度を向上させるためにアニーリング工程を有する。しかし、その酸化物がゲート誘電体として使用される場合、期待したほどの良好な結果は得られない。

SiaNa/SiO2により形成されるような 二重請電体を形成することにより、蒸着酸化物中 の高欠陥密度から生じる問題を多少なりとも解抉 しようとする試みがなされた。例えば、ワタナベ らはIEEE国際信頼性物理学シンポジウム講演 集(1985年)18~23頁に、酸化物の膜厚が10nm~20nmの範囲内のSiO2/Si aNa/SiO2構造体を製作したこと、この構造体のDaがO.5cm~2で、Fdbが9MV/ cm超であることを報告している。下部の酸化物 圏は熱成長により形成し、次いで、SiaNa 層

従って、本発明の目的はゲート誘電体としてばかりでなくその他の用途にも最適な多層構造誘電体を提供することである。

#### [課題を解決するための手段]

前記目的は、第1の組成および第2の組成を有する第1の間および第2の題を基板上に形成し、

この第1の圏と第2の層は界面と第1および第2の欠陥構造を有し、第1の層および第2の層中の 欠陥は互いに不整列であり、そして、前記第1の 層および第2の層を通して、前記基板と反応する 種を該基板に拡散させることにより第1の層の下 部に第3の層を成長させる工程からなる基板上に 多層構造体を形成する方法、により達成される。 【作用】

第1の個と第2の個との間の界面はシンクとして機能し、そして、欠陥をトラップする。その結果、第3の周の成長中に第1および第2の層中の欠陥密度は減少される。一つの実施例では、第1の層と第2の層との間の応力吸収界面の存在下で第3の層の成長中に第2の層は緻密になる。

第3の層は基板と多層誘電体構造物との間に界面を形成する。第3の層の成長はほぼ平衡な条件中で生起する。そして、この層は優れた構造特性を行するので、応力のない、望ましい界面特性と
電気絶縁性を行する平面的な基板/誘電体界面を 形成する。好ましい実施例では、第1および第2 の組成は酸化物であり、基板はシリコンである。 種は酸薬であり、この機楽は基板と反応して二酸 化シリコンを生成する。

第1の工程は常用の乾燥酸化法を用いて850 ℃~1100℃の範囲内の温度でSi活板上に SiO2 題を成長させる。該圧またはプラズマに

よるCVD法は蒸費酸化物と熱成長酸化物との間

代表的な実施例は主に第1図を参照することにより説明する。詳細な実施例はこれに付随して例示し、説明する。この説明の後に、変更例およびその他の実施例を説明する。これら以外の実施例は当業者に自明なので説明は省略する。

第1回を参照する。シリコン店板1を使用する。 厚さが約5mmの薄膜、すなわち熱酸化物の第1 の周3を常法により成長させる。厚さが約5mm の酸化物層(すなわち、第2の周5)はテトラエ トキシンラン(TEOS)を減圧CVD法により 分解落着させることにより形成される。二つの酸 化物周間の界面は水平な破線により示されている。

第2の暦5の高着温度は約625で~約750 での範囲内である。高着圧力は150~400 ■Torr の範囲内である。実施例で用いた温度は約635でであり、また、実施例で用いた圧力は2 80■Torr であった。

 陥は約10nmの平均内部欠陥間隔を有し、直径は約10nm未満である。代表的な直径は約1nmである。

図示された構造は、低欠陥密度の他、低酸化物 選荷(Qf)および界面トラップ密度(Qit)を 何する。関係電圧の不安定性および要面生成や再 結合速度の増加などに代表されるデバイス性能の 劣化はDo およびトラップ電荷(Qf およびQit) の直接関連するものと思われる。

Doについて得られた低い値は次の説明により一層明確に理解される。海い酸化物ゲート誘電体の場合、Doの主たる要因は成長により誘起された欠陥と酸化物層中の固有応力である。欠陥は、偏在不純物、イオン損傷部位および疑慢な対し、低よるシリコン核形成部位に発生する。欠陥は外方へ成長し、そして最後には網状の欠陥が存在する。欠陥は拡散マス輸送用のバスというが存在する。欠陥は拡散マス輸送用のバスとは拡散でストンでである。欠陥は強ないなりの影響力を有が電流通路として見ることもできる。

低Doを得るためには、欠陥密度を低下させなければならないばかりか、誘電体膜中に応力吸収 界面を形成させることにより局部的な応力勾配を 低下させなければならない。

SiO2 製中に応力が取込まれるのは、900 で未満の酸化温度における粘弾性圧縮応力の不完 好ましい実施例では、界面は熱成長SiO2と 蒸着SiO2との領域間に形成される。界面は応 力を吸収すると共に、緩和もする。また、二つの 酸化物層内の欠陥シンクとしても機能する。

あらゆる組合わせの誘電体が本発明で有用なわけではない。例えば、SiO2 / Si3 N4 構造体は低欠陥密度を有するが、アニーリングでは低

下させることのできないトラップ密度が高い。従って、この構造体は、窒化物層が完全に消耗されてシリコンオキシ窒化物を生成しなければ、本発明では用をなさない。これに対し、熱成長/蒸着酸化物構造体は低欠陥密度を有するばかりか、アニーリングで除去することのできる界面トラップ密度も低い。これら二種類の二重誘電体間の挙動の相違は下記の説明により一層明確になる。

アニーリング中に、存在する酸化物を通して酸化極が拡散し、次いで、Si/SiO2界面でシリコンと反応するにつれて、酸化物の成長が起こる。この酸化反応はシリコン基板中への界面移動を生じる。透過型電子顕微鏡の格子結像技術により、この移動が界面相さと凹凸の数を減少させることが実験的に確認された。

酸化物中に欠陥が存在すると拡散による酸化剤の輸送が高められる。すなわち、欠陥は酸化剤の 通路を提供する。新たに成長したSiO2 は、そ の成長が応力クァションとして機能する界面によ りもたらされた応力級収条件下で起こるので、熱 成長および落着酸化物よりも構造的に優れている。 界面はまた、欠陥シンクとして、および、大気雰 閉気からSi/SiO2 界面へのアルカリ金属イ オンの拡散輸送の隙壁としても機能する。緻密化 アニール中の酸化反応は界面トラップ数の減少と 共に、同時に、界面応力勾配、相さおよび凹凸数 も減少させる。本実施例では、この緻密化により 全体の厚さが約15 nmの酸化物が形成された。 酸化剤ガス相中の酸素分圧を低下させることによ り一層薄い膜を得ることもできる。

これに対して、SiaNa/SiO2構造体は酸化剤の拡散に対して不伝導性である。酸化アニール中、SiaNaの表面は酸化され、界面に酸化剤を全く輸送することなくシリコンオキシ窒化物を生成する。従って、酸化アニール後も界面状態の密度はこの二重誘電体膜中に変化しないまま残る。更に、SiaNa Mは酸化種の拡散輸送に対して比較的に不透過性なので、緻密化アニール中に界面酸化が全く起こらず、界面祖さや凹凸数は殆ど減少されない。

次に、本発明の具体例について説明する。

第1図に示された構造体を多数のSikk版上に 形成させ、その特性を様々な方法により試験した。 基板は $P/P^+<100>$ 配向の直径125nm、 厚さ $625\mu$ mで固有抵抗が $0.006\sim0.0$   $10\Omega-cm$ のものを使用した。厚さ $16.5\mu$  mのP形エピタキシャル圏のポロン遺成は $2\sim5$   $x10+14cm^-3(15\sim20\Omega-cm)$ の 範囲内であった。

FdbとDoについてゲート酸化物特性を評価するのに使用した試験構造体はエル・シー・パリロらがIEDMテクニカルダイジェスト(1980年)の752~755頁に記載したツインータブCMOSテクノロジーと同様なものであった。 薄いゲート酸化物領域を厚さ700nmの電界酸化

物(FOX)層と、950℃で加熱することにより成長させた厚さ100mmの犠牲ゲート酸化物層により画成した。 犠牲ゲート酸化物層は後記のゲート酸化前に化学的に即歴に利益した。ゲート酸化の後、厚さ420mmのLPCVDポリッシッン層を蒸着し、続いて、PBェョによりポリシリコン層の950℃気相ドーピングを行い、ゲート神経酸化物領域を置い、かつ、FOX上に数シリコン層をパターン付けした。

CーV制定には非パターン化落板を使用し、そして、標準的な予備酸化クリーニングの後、全溶板上に酸化物の薄膜を成長させた。酸化後、厚さ420nmのLPCVDのポリシリコン層を蒸着し、そして、リンでドープした。直径が1~2μmのシャドウマスクアルミニウムドットを前いいて、ボッチングマスクにアルミニウムを用いてポリンリコン圏を選択的にエッチングした。裏側のドー

プトガラスを剝煙した後、厚さ100nmのアル ミニウム圏を該退倒に蒸着し、店板接点を作製し た。

Si/SiO2界面品質および薄い酸化膜の構造特性をX線ミクロ回折(XRMD)によるSi(400)ピーク分布と、透過型電子顕微鏡(TEM)による界面のSi(111)格子結像により確認した。また、Si-O振動モードのフーリエ変換赤外分光光度計(FTIR)依存性故長もXRMDテクノロジーにより併せて測定した。

厚さが10、15および25nmの堆積ゲート 使化膜を、通常の無酸化により成長された同じ膜 厚のゲート酸化膜と、構造特性および電気特性に ついて比較した。

これら酸化物のデバイス加工可能性はメガビット DRAM (1.25μm技術) および84K SRAM (0.9μm技術) 回路の製造の成功に より実証された。

常用の酸化方法は、(a) 5:1H2 SO4/ H2 O2 (90℃);(b) NH4 OH/H2 O2

25℃)の溶液中で速続的に洗浄、すすぎおよび 依燥することにより有機および無機不純物を除去 する標準的な予備酸化洗浄を含む。この予備酸化 洗浄方法は当業者に周知である。酸化は石英また はSiCチューブと水含有石英ポートを保持する パドルを使用する三面抵抗加熱炉中で行われる。 温度制御のために炉ライナーの外側に3個の熱電 対を使用した。第2の無電対群(ライナーと炉チ ューブとの間)は温度分布と水温餃正のために使 用した。マイクロプロセッサによる温度コントロ ールは自動的に行った。また、マイクロプロセッ サは特定の温度で所定の時間間隔について順序と ガス流量を自動的にコントロールした。フルラン プスパン中75cm以上は平坦ゾーンの温度を士 1℃の範囲内に維持した。

第1のSiO2 成長用の一般化された熱スケジュールとガス流れ順序を第2図を参照しながら説明する。機軸に時間をプロットし、縦軸に温度をプロットした。縦軸はよび機軸とも任意単位であ

成長温度TF (950で) における恒温保持時間  $t_3 \sim t_4$  を変化させ、厚さが 3.5.5.0, 10.0, 15.0 および 25.0 nmの熱成長  $SiO_2$  版を得た。時間  $t_4$  で  $SiO_2$  成長が完了した後、時間  $t_4 \sim t_5$  まで 45 分間にわたって 100% Ar中で酸化物を後酸化  $r=-\nu$  処理した。続いて、 3.5 で / 分の速度で時間  $t_6$  で / 750 での温度まで徐々に降下させた。不活性雰 凹気下で冷却される場合、この温度で、ボートを 恒温条件下で  $t_7$  まで移動させた。次いで、第2

のSi〇2 既を落着するためにLPCVDに移送した。前記の後酸化アニール処理は、ブレークダウン電界分布を改善し、かつ、酸化物中の固定電荷(Q૧)をコントロールするために、SiO2ゲート酸化族にとって必要である。これらの詳細な説明は例えば、エム・アリエンゾらがアップライド、フィジックス、レター、49、1040~1042頁(1986年10月20日発行)に掲載した論文に関示されている。

成長SiO2 圏上へのLPCVDSiO2 の蒸 奇は、635 ℃におけるTEOSの熱分解により 0.28 Torrの圧力で行った。蒸音装置はエー・ シー・アダムスとシー・ディー・キャピオがジャーナル オブ エレクトロケミカル ソサエティー・126、1042~1046頁(1979年 6月発行)に詳細に関示したLPCVD装置であるた。代表的な蒸音順序により、無 成長SiO2 を有するウエハをローディングし、 そして、反応チューブを0.02 Torrまで排気した。ローディング後、直ちに70 ℃の温度降下が

一般的に認められ、そして、基板が熱平衡に建す るまでには一般的に40~50分間のソーキング 時間が必要であった。 O. O 2 Torrにおけるソー キングの最初の10分開が経過した後、温度を安 定化させながら32分間にわたって小さな流量( 0.51/分)の02で装置をパージした。次い で、この装置をO. O.2 Torrで更に4分間ソーキ ングした。ソーキング後、直ちにTEOS蒸気を 導入した。被状TEOS源の温度(一般的には3 5℃)により流量をコントロールした。温度コン トローラにより最適な条件と1. 4 nm/分の茲 **資速度を維持した。キャパシタンス圧力計のパタ** フライ弁を使用した圧力コントローラ装置により SiO2 蒸着中のLPCVD圧力を0.260% rrに維持した。熱分解温度835℃は炉温度コン トローラにより維持した。膜均一性およびSiO 2 蒸着速度に影響を及ぼすことのできる別の変数 である内部ウェハ間隔は0.95cmであった。 5 nmの厚さの蒸醤酸化物を得るには、3.8分 - 間の蒸資時間が必要であった。均一性を犠牲にす ることなく蒸着速度を更に低下させることは、蒸 着温度および/または液状TEOS 原温度を低下 させることにより容易に達成することができる。 蒸符の終了時点で、バタフライ弁を閉じ、そして、 この反応炉をO. O2 Torrまで3分間排気した。 ついで、この装置をO. 5 & / 分で8 分間O2 で パージし、未分解TEOSをチューブから除去し た。次いで、このチューブをN2 で再び満たし、 そして、ウェハを取り出した。

政終工程は緩和な酸化性雰囲気下における緻密化アニールである。この処理工程中、ほぼ平衡な条件中で新たなSiO2層が成長し、Si/SiO2界面中のトラップ、応力勾配および凹凸を減少させる。緻密化アニールは前記と同じ三面抵抗加熱酸化炉中で実施される。

マイクロプロセッサでコントロールされた熱予定プログラムは第2図に示されている。 緻密化サイクルは $T_1$  (750℃) で開始され、時間  $t_1$  ~  $t_2$  の 1 0 分間の間にボートは移動され、続いて、5 ℃/分の速度で平坦ゾーン酸化温度 $T_1$  (

900℃) まで時間 t 2 ~ t 3 の 3 分間かけて温 度を上昇させた。この期間中のガス流れ条件はN 2 と02 の流量をそれぞれ18月/分と2月/分 の一定にすることにより維持した。Si茘板に被 週された厚さ10nmの堆積酸化物を緻密化して いる間に厚さ5nmのSiO2 層が成長する場合、 酸化剂(O2:N2)気相中のO2含有率が54 %で9分間のアニール時間を使用した。一層薄い (すなわち、10°nm未満)酸化物の場合、全体 の厚さを制限するために、シリコン基板に被覆さ れた厚さて、5nmの堆積酸化物上に厚さが2~ 3nmのSi02 圏を成長させた。この成長は、 酸化剤中の02 の容量含有率を10%にまで低下 させ、および/または、酸化時間 tə t4 を短縮 することにより行われた。最後の酸化物がSi/ SiO2 界面の一体的部分を構成するので、緻密 化アニール中少なくとも2.5nmのSiO2を 成長させることが望ましい。更に、昇価租さおよ び応力勾配の最適な減少は $\delta$  < 2 . 5 n m E  $\tau$  tては不可能である。緻密化の後、直ちに基板温度

を3.3  $\mathbb{C}$   $\mathbb{C}$ 

## 提査および電気特性決定

#### (1) 酸化物膜厚

酸化物の膜原の測定は548.1nmのかりにより行った。1100cm / ハの次により行った。1100cm / 外のSi - Oスペクトルのフーリエ密度をは、100cm がよりを用いいのでは、100cm がある。とは、100cm がは、100cm がは、10

#### (11)応力測定

競化膜中の応力を反映する、Si/SiO2界 面に近いシリコン暦中の応力は、1986年12 月30日にピー・ケー・ロイに付与された米国特 許第4631804号明細費に関示されたX線ミ クロ回析法 (XRMD) を用いるSi (400), 2θブラッグピーク分布により測定した。SiO 2 / Si中の任意の局限位置の回折信号は透過深 度8μm以内の直径30μmの平行CuKaX線 から発生された照射容量の平均容量値である。信 母捕集を高めるために、ミクロ回折計はスリット と、従来のXRDにおけるような回折デバイ環の 一部分でなく、その全てを築める検出装置を使用 している。この技術はピーク分布における敬小で、 とらえにくい変化を検出するのに極めて有用であ る。 Si (400), 20ピーク位置は(400) 平面の面間隔( d )の直接的な目安である。 2 heta0 の非応力値からの逸脱は、シリコンの弾性剛性 値を用いてSiO2 /Siの回折値からシリコン (σsi)中の応力に関係づけられた格子膨張Δd

(ddo)の目安である。エッチ・イェチおよびエス・ストーは、1984年9月に発行された応用物理学会誌、V-23、L743~L745頁に、格子問題中に認められた変化からひらへの前記変換を関示した。更に、ピーク幅は結晶サイズおよび欠陥状態に関するシリコン構造体の知見を与える。

第4図は様々な合成段階における多図堆積 SiO2 膜の Si(400), 2 f ピーク位置を示す。ピーク位置を破軸にプロットし、縦軸に強度を任む単位でプロットした。曲線 41、42、43 および 44は、熱 SiO2 膜、熱 / 蒸 着膜, アニール後の構造体および単結晶シリコンをそれぞれ示す。分布図(1)(100 入熱 SiO2 / Si)は69、1000°のピーク位置を示す。この館は下記の式による2、71×10°dyn・cm-2の引張応力に対応する。

$$\sigma si \approx \frac{E}{1-\tau} \times \frac{\Delta d}{d\rho} = \frac{E}{1-\tau} \left( \frac{S \text{ in } \theta_0}{S \text{ in } \theta} - 1 \right)$$
  
的記式中、S i の場合、E / (1-\tau) = 2. 2

 $6 \times 10^{12} dyn \cdot cm^{-2} rsh, 2\theta_0 = 69. 1970° rsh.$ 

扱1に示された結果から明らかなように、σsi は著しく減少されている。従って、SiO2 機の連続的な成長・滋費・成長による界面応力も著しく減少される。Si/SiO2 界面を構成する、機密化中に成長するSiO2 膜の最終形成工程は成長および落着SiO2 膜間の仮の界面によりもたらされる最良な起こりうる応力吸収環境下でほぼ平衡な状態を形成する。

## (III) Si/SiO2 界面の格子結像

透過型電子顕微鏡を用いて界面相さと凹凸を観察した。測定用検体は、堆積酸化物および同等な厚さの無酸化物類似品について、厚さ150~250 nmまで、Si/SiO2断面をアルゴンイオンフライス削りにより110面方向と平行に野場することにより作製した。Si/堆積SiO2膜の界面祖さは1nm未満であり、比較例のSi/無SiO2界面の祖さは約3nmであった。無SiO2の界面付近に認められるシリコと映び場合によるものである。紙密化前に、落着

i iposejj g d y n Z ოთ-404 ന~യഠ ~~uo 040 404 0000 NOICE 401-0 4 1 1 S ピーク分布からの応力データ 0000 0000 000 新 2000 **600 റ**യവശ 47.0 ರಿತಿ らなな。  $\sim$ 000 0000 0000 a 2000 0000 000 a 044 OICHON-0000 ထထဝထ 2040 കയവ -ō-വവന 0----(400) നമത്ത S ထထတ်တ တတ်ထ  $\omega\omega\omega\omega\omega$ ထထထထ  $\omega\omega\omega$ S (推撰) (A) 成员) 8 2 2 2 /加加厚 歐 進/23万 0000 EBEER C CO க்கு-வர じ流 Stanoon, ന്ദ 学店

および成長SiO2 英間に存在する界面ははっきりと視認することができ、また、これは明るい電界結像条件下における堆積SiO2 誘電体膜の特徴である。

## (iv)絶縁破壊および欠陥密度

 $Y = e \times p (-A \times D_0)$ 

(ここで、A=0.082 cm<sup>2</sup> である) を用いて  $1 \mu A$  漏れ電流基準に関する計算データから得られる。

第8図の(A), (B) および(C) はそれぞれ、10, 15 および25 n m 堆積および熱Si O2 既における破壊 b d 基準に関する代表的な分布プロットを示す。異様 可能性は機能にプロット

(以下余白)

操作物加工人初期原本 開於102	酸化物序含(mm) 平 均 2 4.8 ± 5	7 280 26 280	Fbd. 能器做場配界(#V 1.4.A.B.n. 镀地 8.6.13.3	· · · · · ·	(m)/cm)	次配配 Da (/ei	ಹ ಚಲ
20 I III 性發酸化物 (成長/蒸巻/成長)	25.0±5	9.0	0	16.2	c)	0.0	0
15.55年 在数据代数 466一/共第7年5	14.7±3	89	<b>G</b> 3	15.0	0	o.	_
(SIO2/SI3N4)	9. 8 nm S i O2 / 10. 1 nm S i 3 Nq	12.0	0	15.8	<b>∞</b>	0. 1	-
10 n m 建物酸化物 (成長/森岩/成長)	107±2	80 60	Φ.	13.8	œ	0.4	4

15年前に報告された結果に基づく様々な薄いゲート誘電体に関するDoの比較用パレートパー線図は、本発明の堆積SiO2 膜の低欠路密度が二重SiaN4/SiO2 誘電構造体だけが可能であると以前から思われてきたものと同等か、あるいはこれよりも優れていることを示している。本発明の構造体はSiaN4/SiO2 界面に伴う高トラップ密度を有しないという重要な利点がある。

# (v) キャパシタンスー電圧(C-V)特性

高周被C-V測定値は、-2Vから+10Vまで、その後、-5Vにまで戻すように電圧を撮引することにより得た。ヒステリシスは全て表MVはの存を示す。酸化物のC-V安定性は2MVにm-/で250での温度で酸化物を10分間パイテスー温度-応力付加(BTS)を行いととデットバンド電圧シフト(ΔVFB)とそのファウェーをではり測定した。一層負な値により測定した。一層負な質におけ

る正電荷の審積を意味する。この審額は通常、酸化物中の移動イオン汚染および/または基板からの正孔住人によるものである。同様に、一周陽な ΔVBFはおそらく基板からの電子住人によるものであろう。

厚さ100Aの堆積および/100ASiβ N4 □2 膜と100ASiО2 /100ASiβ N4 二重誘電体から形成したMOSコンデンサのCー V特性のバイアスー温度一応力試験にしてわり、はずいよりによるとでではなりになったがです。 また(fb)電圧シストイーの・03 Vでは、というでは、これたのでは、これにのかけないがです。 サールでは、カールでは、これには、カールでは、カールでは、これには、カールでは、これには、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールでは、カールのでは、カールでは 電圧(ランプ速度は30~300mV/sec)を印加し、250℃で電位計により変位電流を測定することにより得た。変位電流は直接調整されて、キャパシタンスを生成した。様々な厚さの薄い堆積および無酸化膜のMOSのC-V測定結果を下記の表3に要約して示す。

(以下余白)

	移動イギン環度 Net (×10 0 /cm 3 ) (×10 4・5 3	 0 0 0 0	8.10
	73711 7477 7477 003	0000	-0.07
表3.	7ラットパンド 電圧, VFB(V) (x10, 0/cm 2)	1 0 8 8 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1	-0.70
<u>表3.</u> MOSキャペンタンスー選圧	トラップ福荷(Q1+Q11)(X10)の/cm 2 67)	œ.  	15.5
	ゲート統領体が回撃を	DOROO	(内质/熱樹/内版) 「開露銀件 (10ms 102/ 10ms 13 N4)

250人と150人のゲート酸化物をそれぞれ使用し、1.25μmと0.9μmテクノロジーによりデバイスを製造した。堆積ゲート酸化物を用いて製造されたトランジスタはローおよびローチャネル増大モードの両方において正常な出力と増額特性を示した。1.25μmおよび0.9μmテクノロジーの両方においてこれらの堆積ゲート酸化物を使用することにより速成されたデバイス歩留りおよび回路性能は対照の酸化物により速成された歩留りや性能よりも優れていた。

## [発明の効果]

以上説明したように、本発明の方法によれば、 唯積酸化膜の形成後にアニール処理をすることに より第3の膜を生成する。これにより、既に存在 する酸化膜が緻密化されて、欠陥密度が低下する ばかりか、酸化物電荷および界面トラップ密度も 低下し、優れた性能の集積回路を得ることができ るようになる。

### 4.図面の簡単な説明

第1図は本発明のよる構造体の換式的断面図で

ある。

第2図は酸化工程の一般的な熱風麗を示す。


第3回はアニール前と後の酸化物の代表的なF TIR吸収(Si-O)スペクトルを示す。

第5図は本発明の酸化物について、機動に架積 理学 可能性をプロットし、緩動に絶縁破壊電圧をプロ ットした特性図である。

第6図は破壊的絶縁破壊について機軸に累積 の の 発性をプロットした特性図である。

出願人: アメリカン テレフォン アント テレグラフ カムパニー


代理人:三 侯 弘 文字





哥


19

FIG. 1









## 第1頁の続き

®Int. Cl.⁴

@発 明 者

識別記号

庁内整理番号 C - 6708 - 5F

H 01 L 21/318

プラディップ カマー ロイ

リバーベンド ロード 2102

明 者 @発 スコット フランシス

アメリカ合衆国, 18017ペンシルバニア, ベツレヘム, ク

シヤイブ

アーリー ドライブ 1420

@発 明 者 アショク カマー アメリカ合衆国, 18013ペンシルパニア, アレンタウン,

アメリカ合衆国, 18013ペンシルパニア, アレンタウン,

ビショップ ロード 2281 ンハ